

## Ejercicio 1

### Versión 1

- a) Cableada  
b) Instrucciones:

| Versión 1                                                                                                                              | Versión 2                                                                                                                              |
|----------------------------------------------------------------------------------------------------------------------------------------|----------------------------------------------------------------------------------------------------------------------------------------|
| 0000101 101 011 100: $R[5] \leftarrow R[3] - R[4]$                                                                                     | 0000110 101 011 XXX: $R[5] \leftarrow R[4] - 1$ *<br>0000110 101 011 000: $R[5] \leftarrow R[4] - 1$                                   |
| 1100000 011 010 001:<br>If $R[5]=0$ $PC \leftarrow PC + (-23)$ else $PC \leftarrow PC + 1$<br>(23 = 010111 $\rightarrow$ -23 = 101001) | 1100000 011 010 001:<br>If $R[5]=0$ $PC \leftarrow PC + (-23)$ else $PC \leftarrow PC + 1$<br>(23 = 010111 $\rightarrow$ -23 = 101001) |

\* Las X podrían ser 1 o 0, por dar una solución concreta, se propone todo 0

- c) Palabras de control:

| Versión 1                                                        | Versión 2                                                        |
|------------------------------------------------------------------|------------------------------------------------------------------|
| 101 011 100 1 0101 0 0 1 0 0 1<br>101 011 100 1 0000 0 0 0 1 0 0 | 101 011 000 0 1101 1 0 0 0 0 0<br>101 011 100 1 0000 0 0 0 1 0 0 |

- d) Si tras la resta  $R5 = 0$ :  $PC = PC + 1 + (-23) = 30010 + 1 - 23 = 29988$   
Si tras la resta  $R5 \neq 0$ :  $PC = PC + 1 + 1 = 30010 + 1 + 1 = 30012$

- e) Valores de las señales:

| Señal                  | Versión 1                     |                                                                          |                  |  | Versión 2                  |                                                                          |                  |
|------------------------|-------------------------------|--------------------------------------------------------------------------|------------------|--|----------------------------|--------------------------------------------------------------------------|------------------|
|                        | $R[5] \leftarrow R[3] - R[4]$ | If $R[5]=0$<br>$PC \leftarrow PC + (-23)$<br>else $PC \leftarrow PC + 1$ |                  |  | $R[5] \leftarrow R[4] - 1$ | If $R[5]=0$<br>$PC \leftarrow PC + (-23)$<br>else $PC \leftarrow PC + 1$ |                  |
| PL                     | 0                             | 1                                                                        |                  |  | 0                          | 1                                                                        |                  |
| BC                     | 1                             | 0                                                                        |                  |  | 0                          | 0                                                                        |                  |
| JB                     | 0                             | 0                                                                        |                  |  | 0                          | 0                                                                        |                  |
| Z                      | X                             | $R[5]=0$<br>1                                                            | $R5 \neq 0$<br>0 |  | X                          | $R[5]=0$<br>1                                                            | $R5 \neq 0$<br>0 |
| N                      | X                             | X                                                                        | X                |  | X                          | X                                                                        | X                |
| Salida MUX W           | 0                             | Z=1                                                                      | Z=0              |  | 0                          | Z=1                                                                      | Z=0              |
| Salida MUX X (n bit)   | 1                             | -23                                                                      | 1                |  | 1                          | -23                                                                      | 1                |
| Salida Sumador (n bit) | PC+1                          | PC-23                                                                    | PC+1             |  | PC+1                       | PC-23                                                                    | PC+1             |
| Salida MUX Y (n bit)   | PC+1                          | PC-23                                                                    | PC+1             |  | PC+1                       | PC-23                                                                    | PC+1             |


## Ejercicio 2

- a)  $X = \log(32 \cdot 2^{10}) = 15$  líneas  
b)  $Y = 16$  líneas

34k x 32 con 32k x 16  $m=32$ ;  $mci=16$ ;  $2^n=64k$ ;  $2^{nci}=32k$

c)  $N = (m / mci) \cdot (2^n / 2^{nci}) = 4$  memorias

d)



e) Dirección: AFF0h; Dato: 01234567h

Según el esquema realizado:

En M0 y M1 están las primeras 32k direcciones: desde 0000h hasta 7FFFh

En M2 y M3 están las siguientes 32k direcciones: desde 8000h hasta FFFFh


Por lo tanto, el dato se guardará entre las memorias M2 y M3.

En M2 los bits menos significativos (2 byte): 4567h

En M3 los bits más significativos (2 byte): 0123h

f) Como la memoria es menor que la memoria de la que disponemos sólo se necesita: 1 memoria.

g) Sólo se necesitan la mitad de las direcciones para lo que se pone el bit más significativo a 0.



## Ejercicio 3

Cuando se solicita una petición de DMA para realizar una transferencia de datos entre un periférico y memoria, el DMA activa BR y la CPU responde activando BG cediendo el control de los buses al DMA. Entonces el DMA manda un reconocimiento de DMA al periférico y controla la operación de lectura o escritura entre periférico y memoria. Así se realiza una transferencia de datos directa entre el periférico

y memoria. Durante este tiempo la CPU no puede acceder al bus de datos. Cuando finaliza la transferencia de datos el DMA avisa a la CPU con una interrupción.

Explicación más extensa en:

- Fundamentos de diseño lógico y computadoras (Morris).
- Organización y arquitectura de computadores (Stallings).

## Ejercicio 6 (Imágenes editables)


### Versión 1

32k x 16 con 16k x 8

$m=16$ ;  $mci=8$ ;  $2^n=32k$ ;  $2^{nci}=16k$

a)  $N = (m / mci) \cdot (2^n / 2^{nci}) = 4$  memorias

b)




### Versión 2

64k x 8 con 16k x 8

$m=8$ ;  $mci=8$ ;  $2^n=64k$ ;  $2^{nci}=16k$

a)  $N = (m / mci) \cdot (2^n / 2^{nci}) = 4$  memorias

b)



### Versión 3

16k x 32 con 16k x 8

$m=32$ ;  $mci=8$ ;  $2^n=16k$ ;  $2^{nci}=16k$

a)  $N = (m / mci) \cdot (2^n / 2^{nci}) = 4$  memorias

b)

